Im Rahmen der European Processor Initiative (EPI) kooperieren zahlreiche Institute und Firmen bei der Entwicklung "hiesiger" Prozessortechnik. Ein erster Meilenstein ist der von GF (ehemals Globalfoundries) mit 22-Nanometer-Technik gefertigte EPAC1.0. EPAC steht für das Teilprojekt European Processor Accelerator, dessen Kooperationspartner mehrere unterschiedliche Rechenbeschleuniger entwickeln.
Sie sollen später als zusätzliche "Kacheln" (Tiles) in andere Prozessoren eingebaut werden. Im EPAC1.0 stecken insgesamt sieben Tiles aus drei unterschiedlichen Beschleunigern. Vier sind Vektorprozessoren (VPU) mit RISC-V-Kernen, zwei weitere belegt der Stencil and Tensor Accelerator (STX) und eine der Variable Precision Processor (VRP). SERDES-Einheiten verknüpfen die Tiles mit anderen Funktionsblöcken über ein Network-on-Chip (NoC).
EPI EPAC1.0 mit RISC-V-Beschleunigern
(Bild: EPI)
Laut EPI ließen sich die ersten EPAC1.0-Chips bereits erfolgreich in Betrieb nehmen. Gefertigt werden sie im GF-Prozess "22FDX" auf Fully-Depleted-Silicon-on-Insulator-(FD-SOI-)Wafern, die ebenfalls aus Europa kommen (Soitec). Als nächster Schritt ist die Fertigung mit 12-Nanometer-Strukturen geplant.
Parallel entwickelt unter anderem die Firma SiPearl europäische Technik für Allzweckprozessoren (General Purpose Processor, GPP); hier erwartet man 2022 den ersten 7-Nanometer-Chip "Rhea" mit unter anderem 72 ARM-Neoverse-Kernen. Der EPI-Kooperationspartner Barcelona Supercomputer Center (BSC) arbeitet mit anderen Instituten zusätzlich am eProcessor, einem starken RISC-V-Kern mit Out-of-Order-Architektur.
Ziel der
Quellec‘t
Sie sollen später als zusätzliche "Kacheln" (Tiles) in andere Prozessoren eingebaut werden. Im EPAC1.0 stecken insgesamt sieben Tiles aus drei unterschiedlichen Beschleunigern. Vier sind Vektorprozessoren (VPU) mit RISC-V-Kernen, zwei weitere belegt der Stencil and Tensor Accelerator (STX) und eine der Variable Precision Processor (VRP). SERDES-Einheiten verknüpfen die Tiles mit anderen Funktionsblöcken über ein Network-on-Chip (NoC).
Du musst dich
Anmelden
oder
Registrieren
um diesen link zusehen!
EPI EPAC1.0 mit RISC-V-Beschleunigern
(Bild: EPI)
Laut EPI ließen sich die ersten EPAC1.0-Chips bereits erfolgreich in Betrieb nehmen. Gefertigt werden sie im GF-Prozess "22FDX" auf Fully-Depleted-Silicon-on-Insulator-(FD-SOI-)Wafern, die ebenfalls aus Europa kommen (Soitec). Als nächster Schritt ist die Fertigung mit 12-Nanometer-Strukturen geplant.
Parallel entwickelt unter anderem die Firma SiPearl europäische Technik für Allzweckprozessoren (General Purpose Processor, GPP); hier erwartet man 2022 den ersten 7-Nanometer-Chip "Rhea" mit unter anderem 72 ARM-Neoverse-Kernen. Der EPI-Kooperationspartner Barcelona Supercomputer Center (BSC) arbeitet mit anderen Instituten zusätzlich am eProcessor, einem starken RISC-V-Kern mit Out-of-Order-Architektur.
Ziel der
Du musst dich
Anmelden
oder
Registrieren
um diesen link zusehen!
ist es, Europa bei wichtigen Rechenbausteinen unabhängiger von Zulieferern aus den USA und China zu machen. Dabei spielt auch politische und militärische Souveränität eine Rolle.Quellec‘t
